電荷トラップメモリの徹底解説：原理・構造・動作と3D NANDでの適用・信頼性・将来展望
エバープレイ編集部はじめに
「電荷トラップメモリ（Charge Trap Memory）」は、不揮発性メモリ（NVM）の一種で、電荷を導体の浮遊ゲートに蓄える代わりに、絶縁体中の局所的なトラップ（欠陥や不純物が作る準位）に電荷を捕獲して情報を保持する技術です。近年のフラッシュメモリの微細化や3次元化（3D NAND）に適した特長を持つため、製品実装で多く用いられています。本稿では原理・構造・動作・利点と課題、応用例や将来展望までを技術的に深掘りして解説します。
基本構造と動作原理
電荷トラップメモリの代表的な構造は、シリコン基板（チャネル）、トンネル酸化膜（薄いSiO2等）、トラップ層（一般に窒化シリコン Si3N4 等）、そしてブロック酸化膜からなる「ONO（Oxide-Nitride-Oxide）」積層構造です。SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）はこの典型例です。
- 書き込み（プログラム）：チャネルと制御ゲート間に電圧を印加し、電子をトンネルあるいはホットキャリアでトラップ層内の捕獲準位に注入します。
- 消去（イレース）：逆向きの電圧でトラップ層から電子を抜く（逆トンネル）ことで情報をクリアします。
- 読み出し：低電圧でチャネルの閾値電圧（Vth）の変化を検査して“0/1”を判定します。トラップされた電荷がチャネルの電界に影響を与え、Vthが変わります。
重要なのは、トラップ層が導電性のフローティングゲート（ポリシリコン）ではなく、電荷を局在的に保持する絶縁体であることです。この点が動作特性やスケーリング特性に大きな影響を与えます。
浮遊ゲート（Floating Gate）型との比較
従来のフラッシュ（CGF: Conductive Floating Gate）ではポリシリコン製の浮遊導体に電荷を貯めますが、電荷トラップ型は絶縁層のトラップに電荷を保持します。主な相違点は次の通りです。
- セル間結合（セル間干渉）：浮遊ゲートは導体であるため近隣セルとの静電結合が大きい。トラップ層は局所的であり、セル間干渉が相対的に小さい。
- スケーラビリティ：トラップ層は導体の連続体を必要としないため、微細化や垂直積層（3D化）に有利。
- 製造上の利便性：浮遊導体を形成してパターン化する工程が不要な場合があり、3D構造の穴あけ・被覆が容易。
- 保持特性（保持時間）：トラップの深さや分布に依存し、場合によっては浮遊ゲートより深刻な劣化（電荷のデトラップ）を示すことがある。
トラップの種類と材料
代表的なトラップ材料は窒化シリコン（Si3N4）ですが、酸化物や高誘電率（high-k）材料を用いる場合もあります。また材料や加工法により「深いトラップ」と「浅いトラップ」が作られ、これが保持特性やプログラム/イレース動作に影響します。
- SONOS / MONOS：Si（基板）- SiO2（トンネル酸化膜）- Si3N4（トラップ層）- SiO2（ブロック酸化膜）- 金属/ポリシリコン（ゲート）。
- TANOS：トンネルやブロック層に高耐圧材料（例：TaNなど）を入れた構造。
- 金属や高k材料の導入：トラップ層周辺の酸化膜に高kを使ってしきい値制御や信頼性向上を図る研究が進んでいます。
プログラム/イレースの手法と信頼性要素
プログラム・イレースで用いられる代表的な物理機構は次の通りです。
- Fowler–Nordheim（FN）トンネリング：高電界で電子が薄い酸化膜をトンネルする。均一性が良く、3D NANDで広く採用。
- ホットキャリア注入（HCI）：高エネルギーの電子が運動エネルギーでトラップ層に注入される。局所的にダメージを与える可能性がある。
信頼性面では以下が重要です。
- 保持（Retention）：温度や経時でトラップから電荷が抜ける問題。トラップの深さや酸化膜の品質が鍵。
- 耐久性（Endurance）：プログラム/イレースの繰り返しによる酸化膜の劣化やトラップ層特性の変化。
- 読出し・書込み干渉（Read/Program Disturb）：周辺セルへの不要な電荷移動を防ぐ制御回路やアルゴリズムが必要。
3D NAND と電荷トラップ技術
垂直に多層を積み上げる3D NANDアーキテクチャでは、チャネル用のシリンダー状穴（ホール）に対して絶縁膜やトラップ層を被覆する工程が用いられます。ここで電荷トラップ型は幾つかの利点を示します。
- 導体の連続体としての浮遊ゲートを立体構造内に形成するのが困難であるため、トラップ層（絶縁材）への電荷保持は製造上有利。
- セル間静電結合が小さいため、多層化に伴う干渉問題が軽減されやすい。
このため、主要な3D NAND設計では電荷トラップ（Charge Trap Flash: CTF）構造が採用されることが多く、記憶密度の向上に寄与しています。
利点（まとめ）
- セル間干渉が小さく、高密度化に有利。
- 3D積層構造での製造適合性が高い。
- 浮遊ゲートに比べて短期的なプログラム速度や設計の自由度で有利な点がある。
課題と対策
電荷トラップ型にも課題があります。代表的なものと対策は以下の通りです。
- 保持時間の劣化：トラップの深さや酸化膜の品質改善、高k導入やトラップ分布の最適化で改良。
- プログラム/イレースの分散：セルごとのばらつきを補正するための補正アルゴリズム、より細かな電圧制御（Vpgm, Verase）や多値セル（MLC/TLC/QLC）向けの制御戦略。
- 読み出し/書込みの干渉：ECC（誤り訂正コード）やウェアレベリング、ブロック設計の最適化。
用途と産業的応用
電荷トラップメモリは、主にNANDフラッシュの実装で利用されています。特に3D NANDでは多くの製品設計で採用されており、SSDや組込みストレージ、モバイル向けストレージなど広く使われています。また、SONOSベースの組込み型フラッシュや特定用途向けのマイコン内蔵NVMとしても研究・製品化が進んでいます。
将来展望
微細化の限界や多値化（TLC/QLC）による信頼性要求の高まりに対し、電荷トラップ型は材料工学や積層構造設計、セル制御アルゴリズムの組合せで改善が進んでいます。一方で、次世代の不揮発性メモリ（ReRAM、MRAM、フェーズチェンジメモリ等）も競合要素として研究されており、用途やコスト、信頼性要求に応じて使い分けられると予想されます。現時点では、特に高い記憶密度を求めるNAND分野において電荷トラップ技術は主要な選択肢の一つであり続ける可能性が高いです。
まとめ
電荷トラップメモリは、絶縁体中のトラップに電荷を蓄える構造により、浮遊ゲート型と比べてセル間干渉が小さく、3D積層に適した利点を持つ一方、トラップ特性に由来する保持性やばらつき管理などの課題があります。素材・プロセス・回路・アルゴリズムの総合最適化により信頼性を確保しつつ、今後も高密度ストレージや組込み用途で重要な技術であり続けるでしょう。
参考文献
- Charge-trap flash — Wikipedia
- SONOS — Wikipedia
- What is V-NAND? — Samsung Semiconductor Insights
- BiCS FLASH™ technology — KIOXIA
- 3D NAND flash memory — Wikipedia
投稿者プロフィール
