AD変換の基礎から設計・評価まで：仕組み・指標・回路設計の実践ガイド

2025年12月14日 最終更新日時 : 2025年12月14日 エバープレイ編集部

はじめに

AD変換（Analog-to-Digital Conversion）は、現実世界の連続的なアナログ信号をデジタル値に変換する技術で、組み込み機器、通信、計測、音響、医療機器など幅広い分野で核となる要素です。本コラムでは、AD変換の原理、代表的なアーキテクチャ、主要な性能指標、設計時の注意点、評価方法、応用上の実務的なポイントまでを深堀りして解説します。

AD変換の基本原理

AD変換は主に二つの段階で説明できます。まず入力アナログ波形を離散時間でサンプリングし、その後各サンプルを離散値（量子化）に変換します。サンプリング定理（ナイキスト・シャノンの標本化定理）によれば、最高周波数成分fmaxを正しく復元するためには、サンプリング周波数fsはfs >= 2・fmaxである必要があります（ナイキスト周波数 = fs/2）。量子化では振幅を有限ビット数Nで表現し、量子化誤差（量子化雑音）が生じます。

代表的なAD変換アーキテクチャ

  • フラッシュADC（並列比較器型）: 全ビット分の比較器を並列配置し、極めて高速（GHz級）での変換が可能。ビット数が増えると比較器数が2^N-1で指数的に増えるため、一般に低ビット（6〜8bit）・高速用途に限定される。
  • SAR（逐次比較）ADC: サンプル保持の後、上位ビットから逐次的に比較を行う。中速〜高速（数十MSPSまで）、低消費電力かつ中〜高分解能（8〜18bit）で広く使われる。
  • Σ-Δ（シグマ・デルタ）ADC: オーバーサンプリング＋ノイズシェーピングを行い、デジタルフィルタで帯域内ノイズを低減する。高分解能（24bitなど）を低〜中帯域で実現するため、オーディオや高精度計測に適する。
  • パイプラインADC: 複数段に分割して並列処理し、低レイテンシで中〜高分解能（10〜16bit）かつ高速（数百MSPS）を実現。誤差補正回路を併用することが多い。
  • デュアルスロープ／双積分ADC: 長時間測定でノイズに強く、高精度測定器（デジタルマルチメータなど）に用いられる。

主要性能指標

  • 解像度（Resolution）: ビット数N。理想的な量子化ノイズから計算すると、フルスケールのサイン波に対する量子化によるSNRはSNR_q(dB) = 6.02N + 1.76 dBで表されます。
  • サンプリング周波数（fs）: 1秒間に何回サンプリングできるか。用途によって要求が変わる（オーディオ44.1kHz、無線通信のIFでは数十〜数百MSPSなど）。
  • ENOB（Effective Number Of Bits）: 実効ビット数。ENOB = (SINAD - 1.76) / 6.02 で算出。
  • THD / SINAD / SNR: 非線形歪み・雑音を示す指標。SINAD（Signal to Noise And Distortion）は信号対雑音＋歪み比。
  • DNL / INL（微分・全体誤差）: DNL（Differential Nonlinearity）は隣接コード間の理想ステップからのずれ、INL（Integral Nonlinearity）は全体的な直線性のずれ。大きなDNLは欠落コードの原因になる。
  • オフセット誤差／ゲイン誤差: DCレベルのずれや増幅率のずれ。校正で補正可能。
  • サンプル保持精度／アパーチャタイムジッタ: 時間の不確かさ（t_jitter）は高周波入力でのSNRを劣化させ、SNR_jitter(dB) ≈ -20·log10(2π·f_in·t_jitter)で見積もれる。

量子化ノイズとオーバーサンプリング

理想的な均一量子化では量子化ステップΔ = VFS / 2^N（VFSはフルスケール振幅）で、量子化ノイズの等方分散はσ^2 = Δ^2/12です。オーバーサンプリング（fsを大きくする）やΣ-Δのノイズシェーピングを使うと、帯域内ノイズを有意に低下させられます。オーバーサンプリング比OSR = fs/(2·BW)を高くすると理論上SNRは10·log10(OSR)で改善（1次Σ-Δでは6 dB/倍、2次では12 dB/倍に相当する効果）します。ただし最終的にデシメーション（間引き）とデジタルフィルタで帯域を整える必要があります。

入力回路・フロントエンド設計の実務ポイント

  • サンプルホールドと入力容量: SARや多くのADCはサンプル時に内部キャパシタへ充放電するため、入力ソースに対して瞬時的な電流を要求します。ソースインピーダンスが高い場合は高速オペアンプやバッファで駆動する必要があります。ドライバの立ち上がり・立下り（スルーレート）や安定性、出力インピーダンスが重要です。
  • 差動入力と共通モード: 多くの高性能ADCは差動入力を持ち、ノイズ耐性やダイナミックレンジが向上します。差動化の際は正確な差動アンプやトランス、抵抗アレイでバランスを取り、共通モード範囲を満たす必要があります。
  • 基準電圧（Reference）: ADCの精度は参照電圧の精度・ドリフトに依存します。低ノイズ、高安定度、適切なデカップリングとレギュレータの選定が必須です。
  • アナログ帯域整形／アンチエイリアシング: サンプリングする前にアナログLPFでナイキスト超の成分を抑える必要があります。フィルタの位相歪み、減衰量、群遅延を考慮します。
  • 基板設計とグランド: 高速ADCではアナログ部とデジタル部の分離、適切な電源プレーン、短いグラウンド帰還経路、デカップリングコンデンサの配置が重要。デジタルスイッチングがアナログに与える干渉を最小化すること。

校正と補正

ADCにはスタティック（オフセット、ゲイン、INL/DNL）とダイナミック（歪み、クロストーク、ジッタ）な誤差があります。オフセット・ゲインはソフトウェア補正で補えることが多く、INL補正はルックアップテーブルや補正アルゴリズムで改善可能です。高精度用途では内部校正機能や外部キャリブレーションを定期的に行います。

評価・測定方法

  • FFT解析: 正弦波を入力し長時間サンプリングしたデータでFFTを行い、SNR、THD、SINAD、SFDR（スプリアスフリー・ダイナミックレンジ）を求めます。ウィンドウ関数や周期同期サンプリングを用いることでリーケージを低減します。
  • DC測定: オフセット、ゲイン、DNL/INLを確かめるために高精度のDCソースやスイープを用いたコード密度試験を実施します。
  • ジッタの評価: 高周波入力でSNRの周波数依存性を確認し、ジッタが支配的な領域を特定します。専用のジッタ測定器や相関法も用いられます。

選定の考え方（アプリケーション別）

  • オーディオ: 低ノイズ・高分解能（24bit前後）、低周波帯域（20kHz）なのでΣ-Δが主流。高SNRと低THDが重要。
  • 通信（IF/A/Dレシーバ）: 高速であることが要求されるためパイプラインやフラッシュが用いられる。SFDRやサンプルレート、入力帯域が選定の鍵。
  • 計測器: 高精度（24bit）や低ドリフトが必要ならΣ-Δやデュアルスロープ。温度補償・長期安定性が重要。
  • モーター制御・センサ読み出し: 中速〜低速、耐雑音性と低遅延が要求される。SARやΣ-Δ（マルチチャネル）を用途に合わせて選定。

実践的な設計トラブルと対策

  • スプリアスやジッタによるSNR劣化: 低ジッタクロックの採用、クロックラインのシールド、PLLフェーズノイズの確認。
  • 欠落コード・DNL問題: 入力レンジの設定ミス、ドライバ不足、内部リファレンスの不安定さを疑う。
  • 熱ドリフト: 温度変化によるオフセット/ゲイン変化は温度補償や定期キャリブレーションで対処。

設計チェックリスト（短縮版）

  • 用途に応じたアーキテクチャ選定（速度 vs 分解能 vs 消費電力）
  • 参照電圧とそのデカップリング設計
  • 入力ドライバの選定（インピーダンス、スルーレート）
  • アンチエイリアスフィルタの設計とインピーダンス整合
  • 基板のアナログ／デジタル分離、グランド戦略
  • クロック源の位相ノイズとジッタ評価
  • ソフトウェアでの校正フロー（オフセット・ゲイン・温度）

まとめ

AD変換は単にアナログをデジタルに変えるだけでなく、システム全体の性能を決定づける重要な工程です。アーキテクチャごとの特性、主要指標の意味、フロントエンドや基板設計上の落とし穴、評価手法を理解することで、求める精度や帯域、消費電力に最適化した選定と実装が可能になります。実務ではデータシートに示された理論値と実測には差が出るため、評価ボードでの実測と適切な校正を行うことが成功の鍵です。

参考文献

カテゴリー
IT
前の記事
秘密保持契約（NDA）完全ガイド：目的・条項・トラブル回避の実務ポイントNew!!
2025年12月14日
次の記事
法令遵守（コンプライアンス）の実践ガイド：企業が取るべき体制と具体的手法New!!
2025年12月14日