PCI Express（PCIe）とは？仕組み・世代比較（Gen1〜6）と実装・選び方ガイド【2025年版】

PCI Express とは — 概要と歴史

PCI Express（PCIe）は、PCやサーバなどで周辺機器とCPU／チップセットを接続するためのシリアル高速インターフェース規格です。従来の並列バスであるPCI／PCI-Xを置き換える目的で2003年前後から普及し、現在はPCI-SIG（Peripheral Component Interconnect Special Interest Group）が仕様を策定・管理しています。ポイント・ツー・ポイントのフルデュプレックス直列リンクを基本とし、高帯域・低レイテンシ・スケーラブルな設計が特徴です。

アーキテクチャの3層構造

PCIe はOSI風に分けると以下の3つのレイヤーで構成されます。

• Transaction Layer（トランザクション層）：上位ソフトウェア（デバイスドライバやOS）との間でTLP（Transaction Layer Packet）をやり取りします。メモリ読書き、IO、コンフィグ空間アクセスなどの論理的命令を扱います。
• Data Link Layer（データリンク層）：TLPに対する信頼性確保（LCRC、ACK/REPLAY、シーケンスなど）や、DLLP（Data Link Layer Packet）によるリンク管理を行います。転送の信頼性とエラー回復が主目的です。
• Physical Layer（物理層）：物理的な電気伝送（差動ペア）、エンコーディング、レーン数（x1/x4/x8/x16）、速度（Gen1..Gen6）などを扱います。各レーンは高速な差動シリアルトランスミッタを備えます。

主要な技術要素

主な技術要素を要点で説明します。

• レーン（lane）と幅（x1,x4,x8,x16）：1レーンは送受信それぞれ一対の差動信号を持ち、複数のレーンを束ねることで帯域を拡張します。一般的なGPUはx16、NVMe SSDやM.2はx4が多いです。
• 世代（Gen）と速度：世代によりシンボルレート（GT/s）が倍々で向上します。代表的な実効帯域（片方向、理論値、おおよその目安）は次の通りです：
  • PCIe 1.0（2.5 GT/s、8b/10b）: 約250 MB/s／レーン
  • PCIe 2.0（5.0 GT/s、8b/10b）: 約500 MB/s／レーン
  • PCIe 3.0（8.0 GT/s、128b/130b）: 約985 MB/s／レーン
  • PCIe 4.0（16.0 GT/s、128b/130b）: 約1.969 GB/s／レーン
  • PCIe 5.0（32.0 GT/s、128b/130b）: 約3.938 GB/s／レーン
  • PCIe 6.0（64.0 GT/s、PAM4＋FEC）: PCIe 5.0の約2倍、レーン当たり約7.8〜8.0 GB/s（物理特性により実効はエンコード・FECで変動）
• エンコーディング：Gen1/2では8b/10b、Gen3以降は128b/130bなどの効率の良い符号化を採用し、Gen6ではPAM4変調と前方誤り訂正（FEC）を導入しています。
• リンクトレーニングとイコライゼーション：リンク確立時には速度・幅のネゴシエーション（auto-negotiation）や受信側のイコライゼーション設定が行われ、高速伝送での信号品質を確保します。
• フロー制御（クレジット制御）：受信バッファの空き（クレジット）を用いて送信側が過剰送信しないように制御します。
• エラー検出・回復：TLPにはLCRC（Link CRC）やオプションのECRC（End-to-end CRC）があり、データリンク層で再送（replay）により回復を試みます。

PCIe と従来バス（PCI/PCI-X）との違い

従来のPCI/PCI-Xは共有並列バスであり、複数デバイスが同一バスを使って通信するため帯域が分割されやすい構造でした。PCIeは各デバイスがルートポートやリダイレクタを介して専用のポイント・ツー・ポイントリンクを持つスイッチャブルな構造で、同時並列的に高帯域通信が可能です。レイテンシやスケーラビリティ、電気的信頼性でも優れています。

ソフトウェア面：コンフィギュレーションと割り込み

PCIeデバイスはPCI互換の設定空間（Configuration Space）を持ち、バー（BAR: Base Address Registers）によりメモリマップやIOマップが割り当てられます。PCIeでは拡張コンフィグ空間（ECAM）で最大4KBの空間が確保されることが一般的です。割り込みは古典的なINTxから、MSI（Message Signaled Interrupts）、MSI-Xへと進化し、より効率的な割り込み配信が可能になっています。

トポロジーとフォームファクタ

PCIeの物理コネクタやフォームファクタは多様です。代表例：

• デスクトップのPCIe拡張スロット（x1/x4/x8/x16）
• M.2（NGFF）— 小型のストレージやWi-Fiカード向け、PCIe x4をサポートすることが多い
• U.2（旧SFF-8639）— 2.5インチNVMe SSD向け
• OCuLink、M.2、U.2、MXMなどサーバ／組込み向けの様々な実装

また、ブリッジやスイッチを介してトポロジーを拡張できます。CPUとチップセットはPCIeで接続され、NVMe SSD、GPU、ネットワークカードなどが各ポートに接続されます。

実用例と用途

• GPU：高帯域を要求するため通常はx16スロットかつ最新世代のPCIeを使用。
• NVMe SSD：低レイテンシ・高IOPSを活かすためPCIe x4を利用。PCIe世代によってストレージ性能が直線的に向上。
• ネットワークカード（10/25/40/100GbE）：大容量データ転送を支えるためPCIe帯域を活用。
• Thunderbolt：内部でPCIeをトンネリングし、外部デバイスにPCIeレーンを提供。
• SR-IOV（Single Root I/O Virtualization）：仮想化環境で一物理デバイスを複数の仮想ファンクションに分割し、複数VMへ直接割当て可能。

リンク幅の分岐（Bifurcation）と互換性

CPUやチップセットは持てるPCIeレーン数に上限があり、BIOS/UEFIでx16をx8/x8やx4/x4/x8のように分岐（bifurcation）することができます。物理的スロットがx16でも配線やBIOS設定により実効幅が変わるため、機器選定時にはマザーボード仕様を確認することが重要です。

電力管理とホットプラグ

PCIeはASPM（Active State Power Management）やL1サブステートなどの高度な電力管理をサポートし、アイドル時の消費電力削減が可能です。ホットプラグも仕様として存在しますが、実際の可否はルートポート／ボード上の実装（電源回路やBIOSサポート）に依存します。

実務上の注意点・よくある誤解

• 「スロット形状＝性能」ではない：物理的にx16スロットでも配線がx8しかない場合がある。マザーボードの仕様を確認すること。
• 世代の下位互換性：PCIeは基本的に下位互換（例：PCIe 4.0デバイスはPCIe 3.0スロットで動作）ですが、速度はネゴシエーション結果に依存します。
• M.2スロットはSATAとレーンを共有することがある：M.2にNVMeを接続すると特定のSATAポートが無効化されるケースがある。
• 理論値と実効値の違い：プロトコルオーバーヘッド、ソフトウェアスタック、CPU負荷により実測帯域は理論値を下回る。

将来動向

PCI-SIGは継続的に仕様を進化させており、最近ではPCIe 5.0、6.0が策定されています。6.0はPAM4を採用して物理世代での転送レートを引き上げており、AI/機械学習や高性能ストレージ、大容量ネットワーク用途におけるボトルネック解消を目指しています。

まとめ

PCI Expressは、高速・低レイテンシ・スケーラブルなシリアル接続技術として現代のPC／サーバに不可欠な存在です。世代やレーン幅、実装（スロット配線やBIOS設定）によって性能が左右されるため、ハードウェア選定やシステム設計時には仕様の詳細確認が重要です。NVMeやGPU、ネットワークなど幅広い用途で中心的役割を果たし、今後も更なる高速化と機能拡張が進む領域です。

参考文献

• PCI-SIG — PCI Express Specifications
• PCI-SIG — PCIe 6.0 specification announcement
• NVM Express — Specifications
• Wikipedia — PCI Express
• Intel — Introduction to PCI Express