JFET徹底解説：概要・歴史・構造・動作原理と設計のポイント
エバープレイ編集部JFET とは — 概要と歴史
JFET（Junction Field-Effect Transistor、接合型電界効果トランジスタ）は、電界でチャネルの導電性を制御する半導体素子の一種です。ソース（S）・ドレイン（D）間を多数キャリア（電子または正孔）が流れ、ゲート（G）はチャネルと逆方向に接合されたp–n接合で構成されます。ゲート電圧を変化させることでチャネル幅を変え、ドレイン電流を制御します。
歴史的には電界効果トランジスタの概念は早くから提案され、実用的なJFETは1950年代〜1960年代にかけて発展しました。MOSFETと並んでFETファミリーの代表的なデバイスで、特にアナログ回路や低雑音入力段で長く使われてきました。
構造と動作原理
典型的なnチャネルJFETは、n型半導体で形成されたチャネルの両端にソースとドレインがあり、そのチャネルの側面にp型拡散領域（ゲート）が接している構造です。ゲートとチャネルのp–n接合を逆バイアスする（nチャネルならゲートをソースより負にする）と、接合周辺に空乏層が生じ、チャネルが狭められます。ゲート電圧をさらに変化させると空乏層が拡大してチャネルを絞り込み（ピンチオフ）、ドレイン電流が減少、最終的にほぼ遮断されます。
- nチャネルJFET：多数キャリアは電子。ゲート電圧（VGS）は通常負にして制御。
- pチャネルJFET：多数キャリアは正孔。ゲート電圧は正にして制御（極性反転）。
代表的な動作領域と特性式
JFETは大きく分けて以下の領域で動作します。
- オーム領域（線形領域）：VDSが小さく、チャネル抵抗で電流が決まる。
- 飽和（アクティブ）領域：VDSがある値を超えてピンチオフが起こると、ドレイン電流はVGSにほぼ依存し、VDSにほとんど依存しなくなる。
- カットオフ領域：VGSがピンチオフ電圧（Vp）以下（nチャネルならより負）になるとほぼ電流が流れない。
JFETの代表的な近似式（Shockleyの式）は飽和領域でしばしば用いられます：
Id = Idss × (1 − Vgs / Vp)^2
ここで、Idはドレイン電流、IdssはVgs=0のときの飽和電流、Vg（Vgs）はゲート・ソース電圧、Vpはピンチオフ（pinch-off）電圧（nチャネルでは負の値）です。注意：符号の扱いに注意してください（nチャネルJFETではVpは負）。この式は近似で、実デバイスでは温度やプロセス差によりばらつきがあります。
小信号パラメータと動作点
小信号モデルで重要なパラメータはトランスコンダクタンス（gm）と出力抵抗（ro）です。トランスコンダクタンスはIdをVgsで微分したもので、Shockley式から導くと：
gm = dId / dVgs = (2 × Idss / |Vp|) × (1 − Vgs / Vp)
（Vpは負値であるが、ここでは絶対値|Vp|を用いることが一般的です。）特にVgs = 0のときの最大トランスコンダクタンスは
gm0 ≈ 2 × Idss / |Vp|
出力抵抗ro（内部抵抗）は、実際のデバイスではチャネル長変調やピンチオフ近傍の効果により有限となります。理想的には飽和領域でIdはVdsに依存しないが、実際には小さいが非ゼロの依存があり、roは数十kΩ〜MΩのレンジになることがあります（デバイスと動作点による）。
入力インピーダンスとゲート電流
JFETのゲートはp–n接合で構成されるため、通常は逆バイアスされており、直流のゲート電流は極めて小さい（ほとんど流れない）ため高入力インピーダンスを持ちます。ただし、MOSFETほどの無限大の入力抵抗ではなく、逆方向のリーク電流や温度依存の漏れが存在します。また、ゲートを一定以上正方向に（p–nダイオードを順方向に）バイアスするとダイオードが導通して大きなゲート電流が流れるため、VGSの極性と大きさに注意が必要です。
熱特性とばらつき
JFETの特性（IdssやVp）は製造プロセスや温度で変化します。一般に半導体素子として温度が上がるとキャリア移動度が低下する一方でリーク成分は増加します。その結果、Idssやピンチオフ電圧は温度依存を示し、温度補償やバイアス回路設計が必要になる場合があります。
利点・欠点・応用例
利点:
- 高入力インピーダンス（ただしMOSFETより低い）で、アナログ入力段に向く。
- 低雑音特性（特に低周波帯での1/f雑音が低い機種もあり、低雑音プリ増幅器の入力段で使われる）。
- ゲートはpn接合であるため、静電破壊（ESD）に対してMOSFETより強い場合がある。
- 単純な定電流源回路など、アナログ回路で簡単に利用可能。
欠点:
- トランジスタ間ばらつきが大きく、IdssやVpの許容差が広いことがある（デバイス選別や補正が必要）。
- MOSFETに比べるとゲートの入力インピーダンスがやや低い。
- ゲートがpn接合であるため、正方向にバイアスするとゲート電流が流れ、扱いに制約がある。
主な応用:
- 低雑音プリアンプの入力段（マイクロフォン、低レベル信号増幅）
- 高インピーダンスバッファ（ソースフォロワ）
- アナログスイッチ、ミキサ、変調回路（特に旧来のアナログ機器）
- 定電流源（ソースフォロワやゲートをドレインに接続する自己バイアス方式など）
代表的な回路例（基本）
1) ソースフォロワ（エミッタフォロワに相当）
- 出力インピーダンスを下げるバッファ回路。電圧ゲインはほぼ1で、高入力インピーダンスを提供。
2) 自己バイアス定電流源（ゲートをドレインに接続）
- JFETをダイオード接続（ゲート＝ドレイン）にすると比較的一定の電流を流す要素として使えます。単純で温度・ばらつき補正は限定的だが、便利。
3) 共通ソース増幅器
- バイアス回路でVGSを決めて動作点を設定し、負荷やソースの帰還で利得と直線性を調整。
JFET と他の素子（MOSFET、BJT）との比較
- JFET vs MOSFET：MOSFETは絶縁ゲートを持ち、非常に高い入力インピーダンスを持つ。MOSはデジタル回路や低電力用途に広く使用。JFETはpn接合ゲートゆえにゲート電流の扱い制約があるが、低雑音アナログ用途で有利なことがある。
- JFET vs BJT：BJTは双極性で電流駆動（ベース電流が必要）だが、トランスコンダクタンスは一般に高く、利得設定が容易。JFETは電圧駆動で入力バイアスが小さく高入力インピーダンス、かつ入出力が単極性（多数キャリア）で雑音特性が有利な場合がある。
設計上の注意点
- データシートのIdss、Vpのばらつきを考慮してバイアス回路を設計する。必要なら選別を行うか、回路内で可変抵抗や負帰還により補正する。
- ゲートを順方向にバイアスしないこと（順方向はpnダイオードが導通して損傷や動作不良を招く）。
- 高周波用途では寄生容量（ゲート–ドレイン、ゲート–ソース）に注意。これらは周波数特性を制限する。
- 温度変化によるドリフト対策（温度補償回路や定電流源の安定化）を検討する。
代表的なデバイスと実測値の目安
小信号JFETの例として2N3819、J201、BF245などがあります。IdssはデバイスによってμA〜mAオーダーまで幅があり、一般的な小信号JFETではIdssが数mA〜数十mA、Vpが−0.5V〜−10V程度（多くは−1〜−6V程度）といったレンジです。具体的数値は各デバイスのデータシートを参照してください。
まとめ
JFETはp–n接合による電界でチャネルの幅を制御するトランジスタで、高入力インピーダンスや低雑音という特長があり、アナログ回路の入力段や簡易定電流源などで有用です。設計ではデバイス間のばらつきや温度特性、ゲートの取り扱い（順方向バイアス禁止）に注意が必要です。近年ではMOSFET技術の進歩で用途が置き換わる部分もありますが、JFET固有の雑音特性やアナログ的な挙動を求める用途では今なお選択肢となります。
参考文献
- JFET — Wikipedia
- JFET (Electronics-Tutorials)
- Introduction to JFETs — Texas Instruments (アナログ入門資料)
- 2N3819 データシート（例） — onsemi
投稿者プロフィール
