命令アドレスレジスタ（PC/IAR）の基礎と現代CPUでの役割を解説
エバープレイ編集部命令アドレスレジスタとは何か
命令アドレスレジスタ（Instruction Address Register、略してIAR）は、プロセッサが次に実行すべき命令のメモリアドレスを保持するレジスタです。一般には「プログラムカウンタ（Program Counter、PC）」「命令ポインタ（Instruction Pointer、IP/EIP/RIP）」などの呼称で知られ、命令フェッチの制御、分岐や割り込み時の遷移、デバッグやコンテキストスイッチなどにおいて中心的な役割を果たします。
基本的な動作と役割
シーケンシャル実行の制御：通常は「次に実行する命令のアドレス」を指しており、命令が順次実行される際は命令長に応じて増加（インクリメント）します。
分岐・コール・リターンのターゲット指定：ジャンプ命令や関数呼び出し命令はPCを変更して制御フローを変えます。CALL命令では戻り先アドレスがスタックやリンクレジスタに保存され、RETで復帰します。
命令フェッチの指示：フェッチユニットはPCの指すアドレスから命令を読み、命令レジスタ（Instruction Register, IR）に格納してデコードに回します。IRは命令そのもの、PCは住所を保持します。
例外・割り込み処理：例外や割り込みが発生すると、現在のPC（および状況を表すレジスタ）は保存され、サービスルーチンの先頭アドレスにPCが設定されます。
アーキテクチャごとの差異（命名・幅・アクセス）
命令アドレスレジスタは多くのISAで存在しますが、名称や扱い方、幅は異なります。x86シリーズでは16ビット時代のIP、32ビットではEIP、64ビットではRIPが使われます。ARM系では単にPCと呼ぶことが多く、ARMの実装ではパイプラインにより読み出す値にオフセットが付く（ARM stateで+8、Thumbで+4 といった例が有名）ことがあります。MIPSやPowerなどでもPCは存在し、使い勝手やアクセス方法が設計方針により異なります。
パイプライン／アウトオブオーダ実行との関係
現代のCPUは深い命令パイプラインやアウトオブオーダ実行、スーパースカラ実行を採用しています。このため実行ユニット内では「論理的なPC」（プログラム上の順序）と「フェッチ時点のPC」「コミット時のPC」など複数のPCに相当する情報を管理します。
分岐予測（Branch Prediction）：分岐命令を見つけた際、ブランチ予測器はPCの次にフェッチすべきアドレスを推定し、フェッチパイプラインを継続させることで性能向上を図ります。
リオーダバッファ（ROB）や命令ウィンドウ：命令の実行順序が入れ替わっても、最終的にはPCに対応したコミット順で結果が反映されます。PC更新はコミット時点で確定することが多く、一時的に推測的に更新されることもあります。
仮想記憶と命令フェッチ
プロセッサは通常、仮想アドレス空間（ユーザ空間/カーネル空間）を用いてPCを管理し、MMU（メモリ管理ユニット）が仮想アドレスを物理アドレスへ変換します。命令フェッチ時には実行許可（Execute permission）やページフォルト判定が行われ、実行不可ページを参照すると例外が発生します。
自己書き換えコードとキャッシュの扱い
自己書き換えコード（Self-modifying code）は、データキャッシュと命令キャッシュの整合性の問題を引き起こします。多くのプラットフォームでは、コードを変更した後に命令キャッシュの無効化（I-cache flush）やメモリバリアを明示的に行わないと、新しい命令がフェッチされないことがあります。JITコンパイラや動的コード生成ではこの点に注意が必要です。
デバッグとコンテキストスイッチ
デバッガはPCを参照・変更してブレークポイント・単体ステップ実行を実現します。オペレーティングシステムのコンテキストスイッチでは、スレッドやプロセスのPC（およびレジスタ状態）を完全に保存・復元することで実行再開を可能にします。x86では単一ステップ（TFフラグ）での例外生成、ハードウェアブレークポイントには専用のデバッグレジスタが使われます。
セキュリティとの関連（攻撃と防御）
PCや戻り先アドレスの性質はセキュリティ上の重要ポイントです。代表的な攻撃手法と防御策を挙げます。
Return-Oriented Programming (ROP)：攻撃者はスタック上の戻り番地を書き換え、既存のコード断片（ガジェット）を連鎖させて任意コード実行を達成します（Shachamら）。
対策：NXビット（実行不可データ領域、DEP）、ASLR（アドレス空間のランダム化）、スタックカナリア、Control-Flow Integrity (CFI)、およびハードウェア支援のShadow StackやIntel CET（Control-Flow Enforcement Technology）などがあります。
スペクタ／メルトダウン（Spectre/Meltdown）：推測実行時にPCが一時的に別の命令アドレスを指すことを悪用した副作用により、機微データがサイドチャネル経由で漏洩する問題です（Kocherら）。これに対してはマイクロコードやOS側の緩和策、ハードウェア設計上の修正が行われています。
PC相対アドレッシングと位置独立コード
PC相対アドレッシングは、データやコードへの参照を命令の位置に対する相対オフセットで表現します。位置独立コード（PIC/PIE）はこれを活用し、アドレス空間のどこにロードされても機能するバイナリを作るのに有用で、ASLRとの相性が良い設計です。
実装上の注意点・現場での取り扱い
命令フェッチとデータアクセスの整合：自己書き換えやJITではI-cache/D-cacheの整合、メモリモデルに基づくバリアが必須です。
分岐命令の影響：頻繁な分岐や予測ミスはPCの変更・ロールバックが多発し、性能へ大きな影響を与えるため、コンパイラやCPUは最適化手法を用います。
仮想化環境：ハイパーバイザはゲストのPCを仮想化し、VM-exit/VM-entry時にPCと状態を管理します。仮想化はPCの扱いを複雑にします。
まとめ
命令アドレスレジスタ（PC/IAR）は、CPUの制御フローを司る基本かつ重要な要素です。単に「次の命令の番地」を保持するだけでなく、パイプライン、分岐予測、仮想記憶、セキュリティ、デバッグ、仮想化といった多方面と密接に結び付いており、ハードウェア設計やOS、コンパイラ、セキュリティ対策において不可欠な考慮対象です。設計上・運用上の細かな挙動（パイプラインによるオフセット、キャッシュ整合、推測実行の扱いなど）はアーキテクチャ依存なので、実装対象プラットフォームの仕様書を確認することが重要です。
参考文献
- Program counter — Wikipedia
- Instruction pointer — Wikipedia
- ARM Architecture Reference Manual — ARM Ltd.（公式ドキュメント）
- Intel 64 and IA-32 Architectures Software Developer's Manual — Intel
- Spectre: Exploiting Speculative Execution — Paul Kocher et al. (2019)
- Return-Oriented Programming — Hovav Shacham (2007)
- Address space layout randomization — Wikipedia
- Intel Control-flow Enforcement Technology (CET) — Intel
投稿者プロフィール
