Zen 2とは — 7nmチップレット設計がもたらす性能改善とRyzen・EPYC徹底解説
エバープレイ編集部Zen 2 とは — 概要
Zen 2（ゼン・ツー）は、AMD が 2019 年に投入した第 2 世代の x86 マイクロアーキテクチャです。デスクトップ向けの Ryzen 3000 シリーズ（Matisse）、サーバー向けの EPYC 2 世代（Rome）、および一部のモバイル/ハイエンド製品群に採用され、7nm プロセスやチップレット（MCM）設計の導入により市場で大きな注目を集めました。Zen（初代）、Zen+ からの進化点として IPC（Instructions Per Cycle）の改善、電力効率の向上、コア数スケーラビリティの強化をもたらしました。
アーキテクチャの重要ポイント
Zen 2 の主要な設計上の特徴を整理します。
- 製造プロセスとチップレット構成：CPU コアを含む「CPU chiplet（CCD）」は TSMC の 7nm ノードで製造され、I/O 機能（メモリコントローラ、PCIe、セキュリティ等）は 12nm の単一「I/O ダイ（IO die）」に集約されています。この MCM（マルチチップモジュール、チップレット）設計により、歩留まりとコスト効率を改善しました。
- CCD / CCX 構成：CCD は最大 8 コアまでを搭載可能で、内部は 4 コア単位の CCX（Core Complex）に分かれます。各 CCX は 4 コアで構成され、CCX ごとの共有 L3 キャッシュは 16MB（つまり CCD 全体では最大 32MB）という構成が採られています（Zen 初代に比べ L3 が大きく増強）。
- Infinity Fabric：CCD と I/O ダイ、さらには複数の CCD 間は AMD の高速接続技術「Infinity Fabric（IF）」で結ばれます。IF の動作クロックはメモリクロックに密接に関連しており、帯域・遅延面で性能に影響します。
- キャッシュ階層とコア周り：典型的なコアあたりのキャッシュ構成は L1（命令/データ、各 32KB 程度）、L2（コアごとに 512KB 程度）、L3（CCX 内共有、CCX ごとに 16MB）です。これによりコア間の共有とローカリティのバランスを取っています。
なぜチップレット設計を採用したのか
チップレット（MCM）化は Zen 2 の目玉の一つです。設計上・製造上の利点は次のとおりです。
- 歩留まりの向上：大ダイを単一のプロセスで製造すると不良率が上がりコストが増えるため、コア部分を小さなダイに分割することで歩留まりを改善できます。
- 機能の最適プロセス分離：高密度なCPUコアは先端の7nmプロセスで作り、I/O・メモリコントローラ等は安定した成熟プロセス（12nm 等）で製造することでコストと信頼性の最適化が行えます。
- スケーラビリティ：CCD を複数搭載することで、設計を大幅に変えずにコア数を容易に拡張（例：EPYC Rome で最大 64 コア）できます。
性能改善の中身（IPC、クロック、効率）
Zen 2 は単に微細化しただけでなく、命令実行ロジックやキャッシュ構造などマイクロアーキテクチャ面で改良が加えられています。AMD は世代比で IPC が最大で約 15% 向上したと示しており、実際のアプリケーションではクロックやコア数の増加と相まってシングルスレッド／マルチスレッド双方で大きな性能向上が見られました。
具体的な要因は次の通りです。
- 命令処理の最適化：分岐予測やデコード・スケジューラの改良により、ミスフェッチやパイプラインストールを低減しています。
- キャッシュ容量の増加とアクセス効率向上：L3 容量の増加によりデータヒット率が改善し、メモリアクセスの頻度を下げられるケースが増えます。
- 7nm の恩恵：トランジスタ密度と消費電力の改善により、同等消費電力で高いクロックを実現しやすくなりました。
Zen 2 を採用した製品ラインナップ
Zen 2 の導入は広範囲に及び、主要な製品例は以下のとおりです。
- デスクトップ：Ryzen 3000 シリーズ（例：Ryzen 9 3900X、3950X 等）。最大 16 コア（コンシューマ向け）を実現。
- サーバー：EPYC 7002 シリーズ（Rome）。最大 64 コアを 8 つの CCD を使って実現し、サーバー市場で競争力を高めました。
- ハイエンドデスクトップ/ワークステーション：Threadripper 第 3 世代（構成により CCD を多数使用）。
- モバイル：Zen 2 コアを採用する Renoir（Ryzen 4000 シリーズ、ただし一部は Zen 2 と統合型 GPU の組み合わせ）など。
メリットとトレードオフ
Zen 2 の導入で得られたメリットと、考慮すべき点を整理します。
- メリット
- 高いコア数スケーラビリティ（サーバー向けに 64 コアなどを実現）。
- プロセス世代の進化による電力性能比（性能/W）の大幅改善。
- チップレット設計によりコスト面・歩留まり面で有利。
- トレードオフ
- CCD 間や CCD–I/O 間の通信は Infinity Fabric を介するため、ある種のワークロードではレイテンシの影響を受けることがある（NUMA/メモリアクセスの最適化が重要）。
- システム設計やメモリ周波数設定が IF クロックに影響するため、最適構成を見つけるための調整が必要な場合がある。
セキュリティと問題点
Zen 2 は登場後にスペクター類のような投機的実行に関わる脆弱性の影響を受けた報告もあり、AMD はマイクロコード更新や OS 側パッチで対応してきました。ハードウェアレベルでの修正が必要となるケースは少ないものの、常に最新のファームウェアと OS パッチを適用することが推奨されます。
実運用での留意点
Zen 2 をベースにしたシステムを運用する際のポイント：
- メモリ周波数と Infinity Fabric（FCLK）をバランスさせる。理想は FCLK とメモリ・コントローラのクロックが同期することで IF レイテンシを低減できます。
- マルチ CCD 構成では、スレッドやプロセスの配置（スレッドアフィニティ）や NUMA の扱いが性能に影響する場合があるため、大規模サーバー環境ではベンチマークとチューニングが重要です。
- BIOS・マイクロコードの更新は、性能最適化やセキュリティ対策のために適宜行うこと。
Zen 2 の市場的・技術的インパクト
Zen 2 は AMD がサーバー市場や高性能デスクトップ市場で再び存在感を示す大きな転換点となりました。7nm とチップレット設計の組み合わせにより、同世代の競合と比べてコア数・電力効率・コスト面でアドバンテージを取り、EPYC Rome によるサーバー市場の競争力向上や Ryzen の高コア数化に直結しました。後の Zen 3 やそれ以降の設計にも重要な設計思想と技術的基盤を提供しています。
まとめ
Zen 2 はプロセス微細化（7nm）、チップレットアーキテクチャ、キャッシュ・コアの改善など複数の技術要素を組み合わせた世代であり、IPC 向上・電力効率改善・高コア数スケーラビリティを実現しました。サーバーからデスクトップ、モバイルまで幅広い製品に展開され、AMD の競争力を大きく押し上げた重要なマイクロアーキテクチャです。実運用では Infinity Fabric の遅延やメモリ設定、BIOS/マイクロコードの管理などを考慮して最適化を行うことが重要です。
参考文献
- AMD — Zen 2 テクノロジー（公式）
- Wikipedia — Zen 2
- AnandTech — AMD Zen 2 マイクロアーキテクチャ深堀り
- Phoronix — EPYC Rome（Zen 2）関連記事
- TechPowerUp — Zen 2 アーキテクチャ詳細
投稿者プロフィール
