半導体ファウンドリの全体像と最新技術トレンド：PDK・チップレット・サプライチェーン戦略を解説
エバープレイ編集部はじめに — 「半導体ファウンドリ」とは何か
半導体ファウンドリ（foundry）は、半導体チップの製造（ウェハ加工・プロセス）を専門に行う企業を指します。自ら設計・販売を行うIDM（Integrated Device Manufacturer）と異なり、ファウンドリは外部の設計企業（ファブレス：fabless）やIDMの委託を受けて製造のみを担います。近年のモバイル、AI、データセンターの需要拡大により、ファウンドリは半導体サプライチェーンの中核的存在となっています。
歴史的背景とビジネスモデル
1980〜1990年代に「ファブレス」と「ファウンドリ」の分業モデルが確立されました。設計に特化する企業は製造設備（ファブ）への巨額投資を避けつつ、高付加価値の設計に集中できる一方、ファウンドリは最先端プロセスを大量投資で確保し、複数顧客のウェハ生産で稼働率を高めます。
- 純粋ファウンドリ（pure-play foundry）：製造のみを行い、製品ブランドを持たない（例：TSMC、UMC、GF）。
- IDM系ファウンドリ：もともと自社製造のIDMが外販も行うケース（例：Samsung Foundry、Intelの一部工場の受託化動向）。
製造プロセスの概略
半導体製造は設計データ（GDSII/OASIS）受領 → PDK（Process Design Kit）に基づくマスク設計 → フォトリソグラフィ、エッチング、薄膜堆積、イオン注入、メタル配線などの繰り返し → テスト・ダイシング・パッケージングという流れです。高度プロセスではクリーンルーム、極紫外（EUV）露光装置、厳格なプロセス制御（DFM: Design for Manufacturability）が必須です。
プロセス世代と技術トレンド
「7nm」「5nm」「3nm」といったプロセス世代は物理的なトランジスタサイズだけでなく、回路密度・性能・消費電力改善の総合指標です。主要技術トレンドは以下の通りです。
- FinFETからGAA（Gate-All-Around）やナノシートなどの次世代トランジスタへの移行。
- EUV（極紫外）リソグラフィの本格導入（波長13.5 nm）による微細化の推進。
- 3D積層・チップレット（chiplet）・異種集積（heterogeneous integration）による機能分割と高効率化。
- 高度なパッケージ技術（CoWoS、InFO、fan-outなど）とOSAT（半導体後工程会社）との連携強化。
コスト構造と投資負担
最先端のファブを建設・稼働させるには数十億〜数百億ドル規模の投資が必要です。マスクセットやNRE（Non-Recurring Engineering）費用もプロセスが微細化するほど高額になり、マスクだけで数百万〜数千万ドルに達することがあります。したがって顧客（ファブレス企業）は、製造委託時にウェハロット単位での発注量や長期契約を求められることが一般的です。
主要プレイヤーと市場構造
世界の主要ファウンドリは台湾のTSMC（台湾積体電路製造公司）、韓国のSamsung Foundry、米欧系のGlobalFoundries、台湾のUMC（聯華電子）、中国のSMIC（中芯国際）などです。特にTSMCは最先端ノードで優位を保ち、ファウンドリ市場で大きなシェアを占めています（最新の市場占有率は業界レポートを参照してください）。
設計と製造の接点：PDKとIP
ファウンドリは各プロセスに対応したPDK（Process Design Kit）を顧客に提供します。PDKにはデバイスモデル、設計ルール、レイアウトテンプレート、DRC/LVS設定などが含まれ、これを用いて設計が製造可能か検証されます。さらに、CPU/GPU/メモリなどのコアIPやインターフェースIPを用いることで設計期間を短縮します。
歩留まり（Yield）と品質管理
歩留まりは製造コストに直結する重要指標です。歩留まりを高めるためにファウンドリはプロセス制御、欠陥解析、FA（Failure Analysis）、統計的プロセス管理を行います。新プロセス導入初期は欠陥や変動が大きく、顧客との協業で改良を進めるのが通例です。
サプライチェーンと地政学的リスク
ファウンドリ産業は高度に集中しており、特定地域（台湾、韓国、日本、米国、中国）に製造能力が偏ります。これが国家安全保障や産業政策と絡み、米中の技術制限、輸出管理（先端装置や設計ツールの流通規制）、各国の半導体投資補助（CHIPS法など）といった政治的要因が業界に大きな影響を与えます。
先端パッケージングとチップレット化
トランジスタの微細化だけで性能を追うのではなく、異なるプロセスで作られた複数のダイを高密度で接続する「チップレット」や高密度配線による2.5D/3D積層が注目されています。これにより設計のモジュール化、歩留まり改善、短期製品化が可能になります。UCIe（Universal Chiplet Interconnect Express）などの標準化動きも進行中です。
環境・サステナビリティの課題
ファウンドリは大量の水と電力を消費し、化学薬品や廃熱の管理も不可避です。多くの企業が再生可能エネルギー導入や水リサイクル、化学物質管理の強化を進めています。投資家や顧客からのESG（環境・社会・ガバナンス）要求も高まっています。
ファウンドリを利用するメリットとデメリット
- メリット：設計に集中できる、初期投資を抑えられる、先端プロセスを利用可能、製造リスクを分散できる。
- デメリット：製造能力のボトルネックに左右される、NREやマスクコストが高く小ロットには不利、供給不足や地政学リスクの影響を受けやすい。
今後の展望
短期的にはAIやデータセンター向けの先端ロジックと高帯域幅メモリの需要がファウンドリ投資を刺激します。中長期ではGAAやCFETの普及、チップレット・3D積層・パッケージ統合による設計パラダイムの変化、地域分散化と国内製造強化の動きが重要になります。また、EDAツール、マスク、露光装置（ASMLのEUVなど）といった周辺産業との協調も不可欠です。
まとめ
半導体ファウンドリは、設計と製造を分業化する現代半導体エコシステムの要です。巨額の設備投資、先端プロセスやパッケージ技術、サプライチェーンと地政学の影響を受けながらも、AIや通信、自動車といった応用分野の拡大で重要性は増しています。ファウンドリの動向はテクノロジー産業全体の趨勢を左右するため、技術面・経済面・政治面の各視点から継続的に注視する必要があります。
参考文献
- TSMC（台湾積体電路製造公司）公式サイト
- Samsung Foundry 公式サイト
- GlobalFoundries 公式サイト
- ASML（EUV露光装置メーカー）公式サイト
- UCIe（Universal Chiplet Interconnect Express）公式サイト
- SEMI（半導体業界団体）
- 米商務省：CHIPS法関連情報
- Statista：ファウンドリ市場シェア（参考データ）
- Reuters（半導体関連ニュース）
投稿者プロフィール
