HSYNCとは何か？ラスタースキャンとVGAタイミングを徹底解説
エバープレイ編集部HSYNCとは — 基本概念
HSYNC（エイチシンク、Horizontal Synchronizationの略）は、ラスタースキャン方式の映像信号において「横方向の同期」を取るためのタイミング信号です。主に1行（スキャンライン）の開始を示すパルスで、ブラウン管（CRT）時代からLCDなどの現在のディスプレイまで、映像フレームを正しく表示するために不可欠な役割を担います。HSYNCは単独で使われることもありますが、垂直同期（VSYNC）と組み合わせてフレーム（画面）全体のタイミングを決定します。
なぜHSYNCが必要か — ラスタースキャンの仕組み
ラスタースキャン方式では、画面は左上から右へ1行ずつ走査され、最後の列まで到達すると次の行へ移り、最後の行まで到達すると再び上端へ戻って新しいフレームを描画します。実際の表示可能領域（アクティブ映像）以外に「水平ブランキング（horizontal blanking）」の時間があり、電子ビームや表示回路が次の行の先頭へ戻る時間（水平リトレース）や、色同期のための信号を置く余裕が必要です。
HSYNCはそのリトレース開始／完了のタイミングを示すため、画面を横方向に正確に揃える基準となります。HSYNCがない、または不正確だと、横方向にズレたり、1行ごとに乱れが発生したり、最悪は映像が表示されなくなります。
HSYNCの構成要素 — 有効映像・前ポーチ・同期パルス・後ポーチ
- 有効映像（Active video）：実際にピクセルとして表示される領域。
- 前ポーチ（Front porch）：有効映像終了から同期パルス開始までの短い余白。アナログでは回路の応答時間や色burstの位置調整に使われる。
- 同期パルス（Sync pulse）：HSYNCの実際のパルス。これが「ラインの始まり」を示す。
- 後ポーチ（Back porch）：同期パルス終了から次の有効映像開始までの余白。色burst（カラーサブキャリア位相基準）や回路安定化に使用される。
主要なタイミング指標と計算式
デジタル/アナログ両方の映像モードでは、以下の基本式が成り立ちます。
- 水平周波数（Horizontal frequency, f_H） = ピクセルクロック / 水平合計（HTOTAL）
- 垂直周波数（リフレッシュレート f_V） = 水平周波数 / 垂直合計（VTOTAL）
ここで「水平合計（HTOTAL）」は1行あたりのピクセル総数（有効映像 + 前ポーチ + 同期パルス + 後ポーチ）、「垂直合計（VTOTAL）」は1フレームあたりの総ライン数（有効ライン + ブランキングライン）です。
具体例：VGA標準（640×480 @ 60Hz）のHSYNCタイミング
古典的なVGA 640×480 @ 60Hzの代表的なパラメータ（VESA/VGAタイミング）を例にすると：
- ピクセルクロック：25.175 MHz
- 水平有効：640 ピクセル
- 水平前ポーチ（HFP）：16 ピクセル
- 水平同期（HSYNC）幅：96 ピクセル
- 水平後ポーチ（HBP）：48 ピクセル
- 水平合計（HTOTAL）：800 ピクセル（640+16+96+48）
- 垂直有効：480 行
- 垂直合計（VTOTAL）：525 行（480 有効 + 10 前ポーチ + 2 同期 + 33 後ポーチ 等）
これより、各種周波数・時間は次のようになります。
- 水平周波数 f_H = 25.175e6 / 800 ≒ 31.469 kHz（1行あたり ≒ 31.78 μs）
- 垂直周波数 f_V = f_H / 525 ≒ 59.94 Hz（一般に「60Hz」モードとして扱われる）
- 1ピクセル周期 ≒ 39.72 ns → HFP ≒ 0.636 μs、HSYNC幅 ≒ 3.813 μs、HBP ≒ 1.907 μs、アクティブ走査 ≒ 25.42 μs
これらの具体値は標準的によく参照されます。実際のモード定義はVESAや製造者仕様により厳密に定められています。
HSYNCの極性（ポラリティ）
HSYNCには「ポジティブ」または「ネガティブ」の極性（パルスが高レベルで出るか低レベルで出るか）があり、映像機器はこの極性を期待している場合があります。古いCRTや初期のディスプレイでは極性の一致が表示可否に直結することがありました。現在のほとんどのディスプレイはオートセンシングで極性を検出して対応しますが、タイミングを自作する際は仕様で極性を確認することが重要です。
アナログコンポジット映像とHSYNC
NTSCやPALのコンポジット映像では、HSYNC相当の信号は「輝度（Y）成分に埋め込まれた同期パルス（sync tip）」として伝送されます。つまり、水平同期パルスは別線ではなく、画面の輝度波形の中に含まれるため、信号から同期情報を抽出するために「同期セパレータ」が必要です。代表的な同期分離ICにTIのLM1881などがあります。
例：NTSCでは水平周波数が約15.734 kHz（1行あたり ≒ 63.556 μs）で、水平同期パルス幅は約4.7 μs程度（方式や微調整で変わる）などの規定があります。コンポジット方式は同期・色情報が混在するため、VGAのように明確なピクセルクロックで制御される方式とは性質が異なります。
デジタルインターフェース（DVI/HDMI/DisplayPort）とHSYNCの関係
HDMIやDisplayPort、DVIのような現代のデジタルインターフェースでは、タイミング情報（水平/垂直のタイミングやピクセルクロック）はプロトコル内で定義・伝達されます。内部的には「水平同期」に相当するタイミングが存在し、ディスプレイはそれに基づいてライン単位でデータを表示しますが、物理的に独立したTTLレベルのHSYNC信号がコネクタ上に露出しているわけではありません（ただし、DVI-Iや古いアナログ接続では別ラインとして存在する場合もある）。要するに、概念としてのHSYNCは存在し続け、モードの定義（例：CVT、VESAタイミング）により厳密に指定されます。
HSYNCを生成する（FPGA/マイコン）際の注意点
- 精密なタイミング：HSYNC周波数や幅は非常に厳密に決める必要がある。ピクセルクロックとHTOTALの整合が取れていないと横ずれやスケーリング問題が発生する。
- ジッタ（タイミング揺らぎ）の抑制：クロックジッタは画面ノイズやライン像の歪みにつながる。FPGAなどでPLL/DTMを使って安定したクロックを生成する。
- 極性やブランキング：ターゲットのモニタやTVの必要とする極性・ブランキング長を仕様で確認する。
- バッファリング：LCDは内部フレームバッファを持つことが多く、HSYNCを直接「走査する」わけではないが、受け側は正しいラインタイミングを期待するため、出力側はタイミングを正確に守る。
HSYNCの観測とトラブルシューティング
- オシロスコープやロジックアナライザでHSYNCを直接観測すると、パルス列（一定の周期と幅）が確認できる。ピクセル信号（RGB）と同期しているかを確認する。
- 表示が横にずれる、ちらつく、ラインノイズが入る場合、HSYNCの周期・幅・位相に問題があることが多い。
- コンポジット系なら同期セパレータの故障や信号レベル（sync tipの振幅）が規格外だと同期が得られない。
- ディスプレイが「信号なし」や「unsupported」の表示を出す場合、送信側のタイミング（HTOTAL/VTOTALやピクセルクロック）がディスプレイの対応範囲外である可能性がある。
歴史的背景と現在の役割
HSYNCはCRT時代に電子ビームのリトレースを指示するために不可欠でした。液晶や有機ELといった現代のパネルでは物理的なビームリトレースは不要ですが、表示パネルやGPU・映像パイプラインはラスタースキャンの概念に基づいて設計されており、タイミング制御（HSYNC/VSYNC相当）は現在でもディスプレイ制御の基盤です。つまり物理的な理由は変わっても、正確なタイミング信号としての役割は残っています。
実務的なポイントまとめ
- HSYNCは「1行の開始」を知らせる同期信号。VSYNCと合わせてフレーム全体のタイミングを決める。
- タイミングは「有効映像・前ポーチ・同期・後ポーチ」で構成され、HTOTAL/VTOTALから周波数が決まる。
- VGAやコンポジット、HDMIなどインターフェースによって物理的な扱いは異なるが、概念は共通。
- 仕様（VESA/CVTなど）に従って正確に生成・検査することが重要。FPGAやマイコンで自作する場合はクロック安定性とジッタ対策が鍵。
まとめ
HSYNCは映像表示における「横方向の時間基準」であり、ラスタースキャンを正しく行うための重要な信号です。CRT時代に生まれた概念ですが、現在のディスプレイや映像機器でもタイミング基準として不可欠です。アナログ、コンポジット、デジタルといった各方式での扱い方や実装上の注意点を理解しておくことは、映像機器の設計・解析・トラブル対応において非常に重要です。
参考文献
- Raster scan — Wikipedia
- Horizontal blanking interval — Wikipedia
- VGA — Wikipedia
- Composite video — Wikipedia
- TI LM1881 Sync Separator — 製品情報（同期抽出IC）
- VESA — Video Electronics Standards Association（CVT/VESAタイミング仕様）
- TinyVGA — 640×480 @ 60 Hz Timing（代表的VGAタイミング）
- Genlock — Wikipedia（同期・位相合わせの概念）
投稿者プロフィール
