低ノイズ電源設計ガイド：PSRR・フィルタリング・PCBレイアウト・測定評価を徹底解説
エバープレイ編集部低ノイズ電源とは
低ノイズ電源とは、出力に含まれる電気的な「ノイズ」（リップル、スパイク、高周波成分、位相ジッタを引き起こす電源変動など）が非常に小さい、または所定のレベル以下に抑えられている電源のことを指します。単に直流電圧を供給するだけでなく、負荷に与える電圧変動や高周波成分がシステム性能（ADC/DACのSN比、アナログ回路のSNR、RF送受信の感度、クロックのジッタなど）に与える影響を最小化することが目的です。
なぜ低ノイズ電源が重要か
- 高精度計測機器・ADC/DAC：電源のリップルや高周波ノイズは測定エラーや分解能低下を招きます。特に低レベル信号処理では電源ノイズが支配的なノイズ源になることが多いです。
- RF/無線機器：局発（LO）やRFアンプの位相雑音、受信感度に影響します。スイッチングノイズは混変調やスプリアスを引き起こします。
- オーディオ機器：電源ノイズはハムやブーン、歪みの原因となり、音質に直接影響します。
- デジタル高速回路：電源の瞬断やノイズはクロックジッタやタイミングエラーとなり、シリアル通信（PCIe、USB、SERDES等）やプロセッサ動作に悪影響を及ぼします。
電源ノイズの種類
- 低周波リップル：AC整流後の残留周波数（例：スイッチング周波数や整流後の100/120Hz）成分。
- 高周波スプリアス／スパイク：スイッチング電源のオン／オフ、デジタルの遷移による急峻なエッジから発生する高周波成分。
- 位相ジッタを誘起する変動：電源変動がPLLやクロック源の位相ノイズを悪化させる場合。
- 差動ノイズ／共通モードノイズ：配線やケーブルで差動的に出るもの、あるいは共通モードとして外部に放射するもの。
ノイズの主な発生源
- スイッチングコンバータ：効率は高いがスイッチング周波数およびその高調波がノイズ源。
- リニアレギュレータのリプル（出力制御系）：設計や負荷変動による低周波成分。
- 高周波デジタル回路やクロック生成回路：高速スイッチングによる放射や伝導。
- グラウンドループ、配線インピーダンス：帰還経路のインダクタンスでスパイクが発生。
- 外来ノイズ（電源ライン、EMI）：外部のノイズが電源ラインを通じて侵入。
低ノイズ電源を得るための基本方針
低ノイズ電源設計は「回路トポロジー選定」「部品選定」「PCBレイアウト」「フィルタリング」「シールド」「測定・評価」を統合したプロセスです。重要なポイントは以下の通りです。
トポロジーの選択：リニア（LDO） vs スイッチング
- リニアレギュレータ（LDO）：スイッチングノイズがなく静粛で簡単に低リップルが得られる。欠点は効率が低く、発熱が増えるため大電流時や大きなVin−Vout差では不利。
- スイッチングレギュレータ：高効率だがスイッチングノイズを制御する必要がある。ノイズ対策としてはスイッチング後段にLCフィルタ＋LDOといった多段構成や、同期整流、適切なスイッチング周波数の選定が有効。
- 実務的な折衷：効率とノイズを両立させるため、スイッチングで効率よく降圧し、最終段に低ノイズLDOや高性能LINEARを置くパターンが多い。
PSRR（Power Supply Rejection Ratio）と周波数特性
PSRRは電源変動が出力にどれだけ伝搬するかを示す指標で、周波数によって大きく変化します。多くのLDOは低周波で高いPSRRを持ちますが、高周波では効果が落ちる場合があります。したがって、実際のノイズ帯域に合わせてPSRR特性を確認することが重要です。
フィルタリングと部品選定
- コンデンサ：低周波のバルク用に電解コンデンサ（アルミ電解、タンタル）、高周波用にセラミックコンデンサ（MLCC）を併用する。異なる容量・ESRの組み合わせで広帯域にわたる減衰を得る。
- インダクタ／フェライトビーズ：LCフィルタやフェライトビードは高周波の減衰に有効。フェライトは周波数依存の実効抵抗を持ち、ハイファイ帯での減衰に適する。
- RC/スニッバ：急峻なスパイク制御に有効。
- EMIフィルタ（共通モード/差動モード）：外部配線からの侵入（および逆に放射）の対策。
PCBレイアウトとグランド設計
ノイズ低減において最もコスト効果の高い手段は適切なPCB設計です。主な注意点：
- 電源プレーン・グランドプレーンを用いてインピーダンスを下げ、電流帰還経路を最短に保つ。
- 高周波デカップリングはIC近傍に配置し、パターン長を極力短くする。パスのループ面積を小さくすることで放射ノイズを抑制。
- アナログ部とデジタル部は電源・グランドを分け（必要ならスター接地）、適切に帰還点で結合する。
- スイッチング素子周りはスループ面積を小さく、シールドや地引きで周辺回路への影響を最小化。
測定と評価方法
低ノイズ電源の評価には、適切な器具とプローブ技術が不可欠です。主要ポイント：
- オシロスコープ + FFT：時域波形と周波数スペクトルの両方を確認する。プローブのグランドクリップのリード長によるインダクタンスでスパイクが変わるため、最小のループで測定する（同軸＋バイパス技術や専用の低インダクタンスプローブを使用）。
- スペクトラムアナライザ：高周波成分やスプリアスの評価に適する。必要に応じて50Ω終端やアッテネータを使用。
- LISN（Line Impedance Stabilization Network）：ACラインからの導通ノイズ測定にはLISNを用いる（CISPR規格準拠の試験）。
- 測定帯域の定義：どの周波数帯域でノイズを問題視するか（例：DC〜100kHzのリップル、100kHz〜数100MHzのスプリアスなど）を明確にして測定条件を統一する。
- 試験条件：負荷条件（静負荷・過渡負荷）、温度、入出力ケーブル長など試験条件を揃えること。
規格・準拠
商用・業務用機器では電磁環境規格への適合が求められます。代表的なもの：
- CISPR（IEC）シリーズ：放射・導通エミッションの測定法と限度。
- FCC Part 15（米国）：家庭用・業務用電子機器の放射・導通エミッション規制。
- 各国の安全規格や産業規格（例：MIL規格など）による追加要求。
実用上の設計パターンとトレードオフ
典型的な低ノイズ電源アプローチ：
- 「スイッチング降圧 → LCフィルタ → LDO」の多段構成：効率を維持しつつ最終段で静かな出力を得る。
- スイッチング周波数の選定：外来システムの感度帯域とかぶらない値にする（ただし高調波対策は必要）。
- 部品選定でのトレードオフ：低ESRセラミックは高周波除去に有利だが、過渡応答や共振、熱耐性での注意が必要。
- コストと実装面積、効率、放熱を含めた総合判断が必要。
よくある失敗と対策
- 測定プローブの影響を見誤る：グランドクリップの長さでスパイクが増幅されることがある。低インダクタンス測定法を用いる。
- コンデンサだけで解決しようとする：容量選択だけでは広帯域ノイズは抑えきれない。インダクタやフェライト、シールドが必要。
- グラウンドを単純に接続してしまう：アナログ・デジタル分離や帰還ポイントの誤りでノイズが増える。
まとめ
低ノイズ電源は単一の技術ではなく、回路トポロジー、部品選定、PCB設計、フィルタリング、シールド、そして適切な測定・評価を組み合わせた総合設計によって達成されます。用途（ADC、RF、オーディオ、高速デジタル）に応じて「どの帯域のノイズを抑えるべきか」を明確にし、効率やコストとのトレードオフを考慮しながら設計することが重要です。
参考文献
- Texas Instruments — Power Management（技術資料・アプリノートの検索）
- Analog Devices — Technical Articles（電源ノイズ、PSRR関連）
- Keysight Technologies — Measurement Guides（オシロスコープ／スペアナによるノイズ測定）
- Tektronix — Application Notes（電源のリップル／ノイズ測定解説）
- IEC（CISPR） — 電磁互換（EMC）関連規格情報
- FCC — Part 15 Rules（放射・導通エミッション規制）
- Wikipedia — Power supply（一般的な解説）
